LLVM，是一种编译器，用于优化代码。

在终端上的任务里的tabs可以看到快捷键。 CTRL+ Pgup

• 因为top命令得到的是按照内存使用大小排序后的结果，所以不需要全遍历该结果，只要某一条cmd使用的内存小于80%，那么剩下的cmd都不需要检查，可以降低cpu消耗。

• tag在一般情况下是由硬件自动设置和管理的，不可由软件直接修改。

如果是　２－ｗａｙ组相联或者　４－ｗａｙ组相联，其他不变，会发生啥？ 对于４－ｗａｙ组相联场景： * ３２KB的可以分成，３２KB　／　６４　＝　５１２条ｃａｃｈｅ　ｌｉｎｅ。 * 因为有４ｗａｙ，于是会每一ｗａｙ有　５１２　／　４　＝　１２８　条　ｃａｃｈｅ　ｌｉｎｅ。 * 于是每一路就有　１２８　＊　６４　＝　8192　ｂｙｔｅｓ的内存，即８ｋＢ。 为了方便索引内存地址，ｔａｇ和ｏｆｆｓｅｔ不变，只有ｉｎｄｅｘ需要调整。 * ｉｎｅｘ：内存地址后续的7个ｂｉｔｓ则是在这一ｗａｙ的是ｃａｃｈｅ　ｌｉｎｅ索引，２＾７　＝　１２８刚好可以索引１２８条ｃａｃｈｅ　ｌｉｎｅ。 对于　２－ｗａｙ场景以后补充。

内存还是缓存？在这里内存已经通过8way的cache line映射到L1 cache，所以这里用内存也是OK的。

数据在某些场景下需要从磁盘（硬盘）获取，比如数据为加载到内存，系统引导启动过程，数据被修改或者更新等等。 数据在其他一些场景是不需要从磁盘（硬盘）获取，数据已经在程序启动时加载到内存，数据被缓存了。

我的电脑cpu是 intel core i7 12700H，是一个14核的cpu，6个大核和8个小核，每个核上L1数据缓存是48KB，L1指令缓存是32KB，L2是1.25MB，L3为所有核共享，有24MB。 通过查找一手资料（intel官网，本机设备规格）和二手资料（cpuz,chatgpt）对比所得。

L1、L2、L3的容量越离CPU近就越小。

• 现在pipeline不局限于指令处理过程拆分，只要符合通过多个处理单元并行执行来加速的处理流程都叫做pipeline，类似互联网行业中的高并发。
• 补充一下计算机指令处理拆分的步骤，包括指令获取，指令解码，指令执行，访问内存，结果回写这几个。
• 之前在学习NVIDIA的cuda C/C++ stream & concorency（or parallel）时里面也使用了pipeline，它是把stream 跟 concurrency结合起来，把kernel，H2D,D2H这三个执行拆分开执行达到pipeline的目的。可以实现串行，即一级流水线。也可以实现二级、三级、四级甚至更高级别的流水线架构。但并不是流水线级别越高越好，因为流水线之前是有依赖关系的，如何处理不好会导致依赖循环等问题，导致整个流水线失败。因此需要做好流水线的级别和并发之间的平衡。

• amba包含的协议接口有 AMBA CHI、AMBA AXI、AMBA ACE、AMBA AHB、AMBA APB、 AMBA AXI-LITE Stream、AMBA CXS、AMBA DTI、AMBA LTI、AMBA ATB、AMBA LPI、AMBA ATP、AMBA GFB这13种。其中我们现在常用的是AXI、AHB、APB这三种。

• 分段模型有实模式，保护模式，长模式，虚拟8086模式。

• 分段机制是指把程序(或者叫可执行文件)划分为代码段，bss段，data段.其中代码段只可读，bss段用来保存未初始化的变量，dada段用来保存初始化的全局变量。

• intel公司提供的cpu架构，是一种32位的RISC架构，后来跟amd提出的64位架构合并统称为 x86_64 cpu架构。
• 除了上面的x86_64 cpu架构外，在pc端或者服务端还有著名的arm v系列架构，包括 v7,v8,v9等等。
• 80x86目前已经被x86_64架构替代。当前pc端和server端使用的主流架构是x86_64.